EC 7030: Metoda Formal - Proyek Akhir

Daftar proposal dan laporan proyek akhir EC 7030 - Metoda Formal. Bagi anda yang namanya belum terdaftar harap menghubungi saya atau mengirimkan kembali proposal / laporan anda. Bagi yang sudah mengirimkan laporan dan belum terdaftar, juga silahkan hubungi saya.

Nilai yang akan keluar minggu ini adalah untuk Ali Winata dan Velix
Terakhir diperbaharui: 18 Januari 2005.

  1. Agus Heri S. ,"Pemodelan Sistem Telepon dengan Menggunakan Promela/Spin." (report)
  2. Ali Winata, "Spesifikasi dan Verifikasi BCD to Seven Segmen IC TTL 74LS49 Dengan High Order Logic (HOL)" (proposal) (report)
  3. Andriana, "Spesifikasi dan Verifikasi Adder Menggunakan Higher Order Logic (HOL)." (report hanya ada hardcopy)
  4. Asep Nana Hermana, "A Formal Methodology For Verifying Conversations in Multi-Agent System." (report)
  5. Basuki, "Simulasi Komunikasi Controller dengan Data Processor dalam Desain Rangkaian Diskrit Pengirim 4 Bit Asinkron Menggunakan PROMELA." (report)
  6. Bayu Rahayudi, "Tutorial Higher Order Logic dan Penggunaan Toolsnya." (proposal) (report zipped) (report doc)
  7. Decky Samuel, "Multiway Decision Graphs (MDGs)." (proposal)
    Proposal baru: "Verifikasi Radix-4 Pipelined 16-point Complex FFT CORE dengan Menggunakan HOL Theorem Proving." (report)
  8. Denny Tresna Seswara, "Spesifikasi dan Verifikasi Decoder dari IC TTL 74LS138 Dengan High Order Logic (HOL)." (proposal) (report)
  9. Erwin Syaifuddin, "Sistem Jaringan Dengan Gateway Cadangan Untuk Menjamin Ketersediaan Koneksi Jaringan Berbasis TCP/IP: analisa menggunakan SPIN dan PROMELA." (report dan files)
  10. Ivan Suci Firmansyah, "Pemodelan dan Simulasi Shift Register dengan Promela dan Spin." (report)
  11. Muhammad Amin Sulthoni, "Pemodelan dan Verifikasi Proses Registrasi Mahasiswa ITB dengan PROMELA dan SPIN." (report Word) (report PDF) (SPIN file)
  12. Muhammad Nasrun, "Verifikasi Beberapa Algoritma penanganan Proses Untuk Penyelesaian Masalah Mutual Exclusion dengan PROMELA dan SPIN." (report)
  13. Tatyantoro Andrasto, "Verifikasi Formal Logic dengan Pendekatan Signature." (report)
  14. Velix, "Pendeteksian Node-Node Dalam Jaringan Komputer." (proposal) (report) (revisi report)